PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-298911

(43)Date of publication of application: 29.10.1999

(51)Int.CI.

HO4N 9/07 HO4N 5/335

(21)Application number: 10-116268

(71)Applicant: NIKON CORP

(22)Date of filing:

10.04.1998


(72)Inventor: SUZUKI MASAHISA

(54) IMAGE-PICKUP CIRCUIT AND IMAGE-PICKUP UNIT THEREOF

(57) Abstract

PROBLEM TO BE SOLVED: To provide an image-pickup circuit that processes efficiently an image-pickup signal, including the sum signal and to obtain the image pickup unit.

SOLUTION: This image/pickup circuit uses a pixel matrix, consisting of plural pixels arranged as a matrix and a solid-state image-pickup element 1 that reads signal charges from the pixel matrix through vertical and horizontal transfer and reads charges resulting from summing signal charges of plural pixels adjacent to each other in the horizontal direction in a horizontal transfer output. The circuit is provided with a clamp circuit 6, that clamps a feed- through level of the output signal of the solid-state image-pickup element 1 to a prescribed level and with pluralities of sample-and-holding circuits 10, 14 that sample and hold an output signal of the clamp circuit 6 over a prescribed different period. Thus, the image-pickup circuit processes efficiently together with a signal resulting from summing signal charges of plural pixels.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-298911

(43)公開日 平成11年(1999)10月29日


(51) Int.Cl. ⁶		識別記号	FΙ					
H04N	9/07		H04N	9/07		A		
					•	С		
	5/335			5/335	•	ર		
			審査請求	: 未請求	請求項の数 6	FD	(全:) 頁)
(21)出願番号		特願平10-116268	(71)出願人		12 tニコン			
(22)出顧日		平成10年(1998) 4月10日			- F代田区丸の内 3	3丁目2	2番3号	}
			(72)発明者	鈴木 耳	文 央			
					f代田区丸ノ内: ニコン内	3丁目2	2番3号	株
			(74)代理人	弁理士	池内 義明			
			<u> </u>					

(54) 【発明の名称】 撮像回路および撮像装置

(57)【要約】

【課題】 加算信号を含む撮像信号を効率的に処理する ことができる撮像回路および撮像装置を提供する。

【解決手段】 マトリクス状に配置された複数の画素を有する画素マトリクス、および該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子1を用いる。この固体撮像素子1の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路6と、このクランプ回路6の出力信号のおのおの所定の異なる期間にわたりサンブルしかつホールドする複数のサンブルホールド回路10、14とを設け、複数画素の信号電荷を加算した信号を含めて効率的に撮像信号を処理する。



【特許請求の範囲】

【請求項1】 マトリクス状に配置された複数の画素を 有する画素マトリクス、および該画素マトリクスからの 信号電荷を垂直転送および水平転送して読み出すと共 に、水平転送出力において水平方向に隣接する複数の画 素の信号電荷を加算して読み出す固体撮像素子と、

前記固体撮像素子の出力信号のフィードスルーレベルを 一定電位にクランプするクランプ回路と、

前記クランプ回路の出力信号のおのおの所定の異なる期 間にわたりサンブルしかつホールドする複数のサンブル 10 ホールド回路と、

を具備することを特徴とする撮像回路。

【請求項2】 撮像光学系と、マトリクス状に配置され 前記撮像光学系を介して被写体の画像光を受け入れる複 数の画素を有する画素マトリクス、および該画素マトリ クスからの信号電荷を垂直転送および水平転送して読み 出すと共に、水平転送出力において水平方向に隣接する 複数の画素の信号電荷を加算して読み出す固体撮像素子 と、

前記固体撮像素子の出力信号のフィードスルーレベルを 20 一定電位にクランプするクランプ回路と、

前記クランプ回路の出力信号をおのおの所定の異なる期 間にわたりサンブルしかつホールドする複数のサンブル ホールド回路と、

前記クランプ回路および前記サンプルホールド回路に駆 動信号を供給する駆動回路と、

を具備することを特徴とする撮像装置。

【請求項3】 前記画素マトリクスは上下左右に隣接す る4画素ごとに同色のカラーフィルタを搭載し、前記固 体撮像素子は水平方向に隣接する2画素の内一方の画素 の信号電荷および水平方向に隣接する2画素の信号電荷 を加算した信号電荷を順次出力すると共に、前記複数の サンプルホールド回路は前記一方の画素の信号電荷をサ ンプルホールドするサンプルホールド回路と前記2画素 の信号電荷を加算した信号電荷をサンプルホールドする 2個のサンプルホールド回路とを含むことを特徴とする 請求項2に記載の撮像装置。

【請求項4】 前記クランプ回路の出力を選択的に前記 複数のサンプルホールド回路に入力する切り換え手段を 具備することを特徴とする請求項2または3に記載の撮 40 像装置。

【請求項5】 前記複数のサンプルホールド回路は共に 前記クランプ回路の出力に接続され、互いに異なる期間 に前記クランプ回路の出力をサンプルして、水平方向に 隣接する同色の複数の画素の信号電荷を加算して得た信 号と加算しないで得た信号とを並列的に出力することを 特徴とする請求項2または3に記載の撮像装置。

【請求項6】 水平方向に隣接する2画素の内一方の画 素の信号電荷を出力するモードと水平方向に隣接する2

を切り換えるための操作手段を具備することを特徴とす る請求項3に記載の撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ビデオカメラや電 子スチルカメラ等の撮像素子からの撮像信号を処理する 撮像回路および撮像装置に関する。

[0002]

【従来の技術】従来から、CCD等の電荷転送手段を用 いた2次元固体撮像素子は、放送用あるいは家庭用ビデ オカメラや電子スチルカメラ等の広く使用されている。 これらの2次元固体撮像素子には、一種の相関二重サン ブリング(CDS)回路等が接続され、2次元固体撮像 素子からの出力信号に含まれる該2次元固体撮像素子の のリセット雑音や出力アンブ雑音等を低減している。

【0003】図9は、従来のCDS回路の構成を示して おり、撮像素子101で光電変換され転送された電荷は 撮像信号として、バッファアンプ102を介してクラン プ回路106に出力される。クランプ回路106は、バ ッファアンプ102からの出力をカップリングコンデン サ103を介して出力するとともに、直流電圧源105 からの電圧をカップリングコンデンサ103の出力側に タイミングパルスφρをスイッチ104で印加すること によって、カップリングコンデンサ103からの撮像信 号をフィールドスルーレベルにクランプし、上述したリ セット雑音や出力アンブ雑音等を除去している。

【0004】クランプ回路106から出力された撮像信 号は、バッファアンプ107を介してサンプルホールド 回路110に出力される。サンプルホールド回路110 は、バッファアンプ107からの撮像信号をスイッチ1 08に入力されるクランプパルスφsでサンプリング し、ホールディングコンデンサ109にホールドされた 信号レベルを撮像信号として出力する。そして、サンプ ルホールド回路110から出力された信号レベルの撮像 信号は、バッファアンプ1111を介して出力され、その 後図示しないA/D変換器でディジタル信号に変換さ れ、各種の信号処理が施された所望の画像データが出力

【0005】さらに、図10のタイミングチャートを参 照して、図10のCDS回路の動作を説明する。バッフ ァアンプ102を介して撮像素子101から出力された 撮像信号は、図10(a)に示す撮像素子出力の波形の ように、撮像素子101の各光電変換素子によって変換 された電荷信号が順次転送出力されてくる。撮像素子出 力は、画素単位で、撮像素子101のリセットR後、電 子電荷量の増大し、信号レベルししで安定する。クラン プパルスφpは、リセットR後、時点tt1からtt2 に印加され、撮像素子出力は、印加されたフィールドス ルーレベルLSにクランプされ、雑音が除去された基準 画素の信号電荷を加算した信号電荷を出力するモードと 50 レベルに合わされる。その後、時点tt3からtt4の

間、タイミングパルスφSによって、クランプ後の信号レベルししがサンプリングされ、ホールドされた信号レベルししが撮像信号として出力される。すなわち、フィールドスルーレベルしSに対する信号レベルししが出力される。

[0006]

【発明が解決しようとする課題】ところで、撮像素子の出力は、電荷信号の感度向上等のため、撮像素子の最終段としてのフローティングディフュージョンアンプ(FDA)で電荷信号を加算しつつ出力される場合がある。【0007】この場合、図2に示すように、1つのリセットで2種類の信号出力が出力されるが、従来のCDS回路であれば、加算された(または加算されない)電荷の1つしかサンプリングできず、有効に2種類の出力電荷を活用できないという問題点があった。

【0008】そこで、本発明はかかる問題点を除去し、 1度に2種類の信号電荷を効率的に取り出し有効に処理 することが出来る撮像装置及び信号処理することが出来 る撮像回路、及び撮像装置を提供することを目的とす る。

[0009]

【課題を解決するための手段】第1の発明は、マトリクス状に配置された複数の画素を有する画素マトリクス、および該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、前記クランプ回路の出力信号のおのおの所定の異なる期間にわたりサンプルしかつホールドする複数30のサンプルホールド回路と、を具備することを特徴とする。

【0010】第1の発明では、複数のサンプルホールド 回路のそれぞれが、フィールドスルーレベルにクランプ した後、加算されない信号電荷と加算された信号電荷と を続けて出力するようにしているので、回路構成が簡単 になる。

【0011】第2の発明は、撮像光学系と、マトリクス状に配置され前記撮像光学系を介して被写体の画像光を受け入れる複数の画素を有する画素マトリクス、および該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンブルしかつホールドする複数のサンブルホールド回路と、前記クランフ回路および前記サンブルホールド回路に駆動信号を供給する駆動回路と、を具備することを特徴とする。

【0012】第2の発明では、フィールドスルーレベル にクランプした後、加算されない信号電荷と加算された 信号電荷とを続けて出力するようにしているので回路構 成が簡単になる。

【0013】第3の発明は、第2の発明において、前記画素マトリクスは上下左右に隣接する4画素ごとに同色のカラーフィルタを搭載し、前記固体撮像素子は水平方向に隣接する2画素の内一方の画素の信号電荷および水平方向に隣接する2画素の信号電荷を加算した信号電荷を順次出力すると共に、前記複数のサンプルホールド回路は前記一方の画素の信号電荷をサンプルホールドするサンプルホールド回路と前記2画素の信号電荷を加算した信号電荷をサンプルホールドする2個のサンプルホールド回路とを含むことを特徴とする。これにより、高感度の画像と高解像度の画像とを簡単な構成で得ることができる。

【0014】第4の発明は、第2または第3の発明において、前記クランプ回路の出力を選択的に前記複数のサンプルホールド回路に入力する切り換え手段を具備する ことを特徴とする。これにより、高感度の画像あるいは高解像度の画像を選択して出力することができる。

【0015】第5の発明は、第2または第3の発明において、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、水平方向に隣接する同色の複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする。これにより、高感度の画像および高解像度の画像に対する処理を同時に処理することが可能となる。

【0016】第6の発明は、第3の発明において、水平方向に隣接する2画素の内一方の画素の信号電荷を出力するモードと水平方向に隣接する2画素の信号電荷を加算した信号電荷を出力するモードとを切り換えるための操作手段を具備することを特徴とする。これにより、簡単な構成で、水平方向に隣接する2画素を分離して出力することができ、かつ同時に処理することが可能となる。

[0017]

【発明の実施の形態】以下、図面を参照して本発明の実施形態について説明する。図1は、本発明の第1の実施形態に係わるCDS回路の構成を示す説明図である。図1に示すCDS回路は、基本的には図9に示すCDS回路におけるサンプルホールド回路110を複数備えたCDS回路である。図1において、このCDS回路は、撮像素子1で光電変換され転送された電荷は撮像信号として、バッファアンプ2を介してクランプ回路6に出力される。

【0018】クランプ回路6は、バッファアンプ2からの出力をカップリングコンデンサ3を介して出力すると 50 ともに、直流電圧源5からの電圧をカップリングコンデ

1

ンサ3の出力側にタイミングパルスφ pをスイッチ4で 印加することによって、カップリングコンデンサ3から の撮像信号をフィールドスルーレベルLSにクランプ し、撮像素子1内で発生したリセット雑音や出力アンプ 雑音等を除去している。

【0019】クランプ回路6から出力された撮像信号は、バッファアンプ7を介して少なくともサンプルホールド回路10に出力される。また、スイッチ15を介して、スイッチ15がオンのとき、クランプ回路6から出力された撮像信号は、バッファアンプ7を介してサンプ 10ルホールド回路14にも出力される。すなわち、スイッチ15がオンのとき、撮像信号のサンプルホールド回路10、14への並列入力を可能とし、スイッチ15がオフのとき、撮像信号は、サンプルホールド回路10のみに入力される。

【0020】サンブルホールド回路10は、バッファアンプ7からの撮像信号をスイッチ8に入力されるクランプパルスφs1でサンプリングし、ホールディングコンデンサ9にホールドされた信号レベルを撮像信号として出力する。そして、サンブルホールド回路10から出力 20された信号レベルL1の撮像信号は、バッファアンプ11を介して出力され、その後図示しないA/D変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。

【0021】一方、サンプルホールド回路14は、バッファアンプ7からの撮像信号をスイッチ12に入力されるクランプパルスφs2でサンプリングし、ホールディングコンデンサ13にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路14から出力された信号レベルL2の撮像信号も、信号レ30ベルL1の撮像信号と同様に、バッファアンプ11を介して出力され、その後図示しないA/D変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。

【0022】次に、図1に示すCDS回路の動作を、図2のタイミングチャートを参照して説明する。図2

(a) に示すように、バッファアンプ2を介して撮像素子1から出力された撮像信号は、撮像素子1の各光電変換素子によって変換された信号レベルL1とこの信号レベルL1に次に転送される画素の電荷の信号レベルが加 40 算された加算信号レベルL2をもった撮像信号として順次転送出力されてくる。すなわち、撮像素子出力は、加算されない信号レベルL1と加算された加算信号レベルL2とを含む撮像信号が組み合わされ、この組み合わせ毎にリセットRが行われる。

【0023】図2(b)に示すクランプパルスφρは、リセットR後、時点tlからt2の間に印加され、撮像常素子出力は、印加されたフィールドスルーレベルLSにクランプされ、雑音が除去された基準レベルに合わされる。

амтті 29091) с

【0024】その後、図2(c)に示すタイミングパルスゆs1が、時点t3からt4の間にサンプルホールド回路10に加えられ、このタイミングパルスゆs1によって、クランプ後の信号レベルし1がサンプリングされ、ホールドされる。このホールドされた信号レベルし1が撮像信号として出力される。すなわち、フィールドスルーレベルLSに対する信号レベルL1が出力される。

【0025】さらに、図2(d)に示すタイミングパルスゆs2が、時点t5からt6の間にサンプルホールド回路14に加えられ、このタイミングパルスゆs2によって、クランブ後の加算信号レベルL2がサンプリングされ、ホールドされる。このホールドされた加算信号レベルL2が撮像信号として主力される。すなわち、フィールドスルーレベルLSに対する加算信号レベルL2が出力される。

【0026】との場合、加算信号レベルL2の取り出しのために新たなリセットRとフィールドスルーレベルLSにクランプするための処理は行われなわれず、リセットRとクランプ処理とが有効利用される。

【0027】また、スイッチ15がオンのときは、順次サンプルホールド回路10, 14に加えられるサンプリングパルス ϕ s1, ϕ s2によって信号レベルL1と加算信号レベルL2とがサンプリングされ、ともにバッファアンプ11を介して順次出力される。一方、スイッチがオフのときは、信号レベルL1のみがバッファアンプ11を介して出力される。

【0028】なお、加算された電荷がさらに連続してFDAから出力される場合には、その連続加算の数に応じて、複数のサンプルホールド回路を設け、各加算された信号レベルをサンプルするサンプルバルスを各サンプルホールド回路に加え、サンプルホールドすればよい。また、スイッチ15を、複数のサンプルホールド回路の接続を切り換えるスイッチする切換用スイッチとすればよい。

【0029】とこで、各画素の電荷がFDAによって加算されつつ出力される撮像素子1について説明する。図3は、撮像素子1の構成を示す説明図ある。図3において、撮像素子1は、水平方向(行方向)の2m個および垂直方向(列方向)2m個の複数の画素31が配列されたカラー画素マトリクスを構成しており、このカラー画素マトリクスは、上下左右の隣接する2×2の4つの画素からなるカラー画素群36内の全ての画素の色成分が同一である、m×nのカラー画素群36で構成されている。

【0030】カラー画素マトリクスを、 $Com \times n$ のカラー画素群36単位でみると、RGBベイヤー配列となっている。例えば、 $2m \times 2n$ のカラー画素マトリクス MにおけるM(1,1)、M(1,2)、M(2,

50 1)、M(2, 2)の4つの各画素は、色成分Gのカラ

ーフィルタをもつ画素として配列され、M(1,3)、 M(1,4)、M(2,3)、M(2,4)の4つの各 画素は、色成分Rのカラーフィルタをもつ画素として配 列され、M(3, 1)、M(3, 2)、M(4, 1)、 M(4,2)の4つの各画素は、色成分Bのカラーフィ ルタをもつ画素として配列され、さらにM(3,3)、 M(3,4)、M(4,3)、M(4,4)の4つの各 画素は、色成分Gのカラーフィルタをもつ画素として配 列されている。

【0031】フォトダイオード等の光電変換素子として 10 のこれらの画素31は、それぞれR、G、Bの色成分の 画素として機能し、この機能は、各画素31の上面に各 R, G, Bの色成分の光を透過させる上述したカラーフ ィルタが施されている。したがって、例えばカラー画素 マトリクスM(1, 1)の画素31は、G(緑)の色成 分のみの光を透過させ、受光し、光電変換することにな る。なお、m,nは自然数である。

【0032】各カラー画素群36内の4つの各画素に蓄 積された電荷は、撮像素子 1 上で加算され、との加算さ れた電荷が順次並んで転送される形態の出力信号5とし 20 て出力される。

【0033】すなわち、各画素31は、同期して垂直転 送回路32上に出力され、各カラー画素群36内の上下 の画素は、その後垂直転送回路32で加算され、水平転 送回路33に出力される。水平転送回路33は、垂直転 送回路32から順次1段づつ転送された加算画素をフロ ーティングディフュージョンアンプ (FDA) 34 に転 送する。

【0034】FDA34は、各カラー画素群36内の加 算された左右の加算画素をさらに加算し、カラー画素群 36内の全ての画素の電荷を加算した加算画素38を生 成する。但し、加算画素の生成過程においては、最初の 画素の信号レベルに次の画素の信号レベルを加算する 際、最初の画素の信号レベルが保持され、この保持され た信号レベルに次の画素の信号レベルが加算されること になるが、最初の画素の信号レベルは信号レベルの保持 と同時に出力信号S1の一部として図2(a)に示す撮 像信号出力のようにCDS回路に出力される。したがっ て、図2に示す信号レベルL1は、カラー画素群36内 の上下の画素の加算電荷レベルであり、加算信号レベル L2は、カラー画素群36内の全ての画素の加算電荷レ ベルとなる。

【0035】なお、このような撮像素子10上の加算 は、撮像素子10に対する電荷転送の駆動を制御するこ とによって容易に達成することができる。

【0036】次に第2の実施形態について説明する。第 2の実施形態は、図5に示すように、図1に示すCDS 回路からスイッチ15を取り除き、各サンプルホールド 回路10, 14からそれぞれバッファアンプ11, 16 が独立に並列出力できる構成としている。

[0037] [0037] [0037]φ s 2の生成によって常時加算されない信号レベルL 1 と加算された信号レベルL2とがそれぞれバッファアン プ11, 16から出力されることになる。

【0038】次に、第3の実施形態について説明する。 第3の実施形態は、図6に示すように、図5に示すCD S回路にさらに減算器17を追加した構成となってい る。図6において、バッファアンプ16を介して出力さ れた加算信号レベルL2から、バッファアンプ11を介 して出力された信号レベルし1を減算した信号レベルし 3、すなわち、信号レベルし1の次に転送され、加算さ れない信号レベルL3を求めることができる。また、バ ッファアンプ11を介して出力された信号レベルL1は そのまま出力される。したがって、信号レベルし1と信 号レベルし3とを並列出力することができる。

【0039】したがって、第1から第3の実施形態で は、信号レベルLlのレベル値を「A」、信号レベルL 3のレベル値を「B」とすると、第1の実施形態では、 「A」と「A+B」とを交互に直列出力することがで き、第2の実施形態では、「A」と「A+B」とを並列 出力することができ、第3の実施形態では、「A」と 「B」とを並列出力することができる。

【0040】なお、上述した撮像素子1内のカラー画像 マトリクスにおける各カラー画素群6は、2×2の4画 素としたが、これに限らず、1×2の2画素、3×3の 9画素、3×2の6画素等の任意の数、任意の配列態様 の構成とすることもできる。

【0041】また、上述した撮像素子1は、CCD固体 撮像素子を前提として説明したが、これに限らず、各画 素1をスイッチング処理により各画素1内に蓄積した電 荷を掃き出す増幅型固体撮像素子であっても適用できる のは明らかである。

【0042】次に、上述した第1から第3の実施形態で あるCDS回路のいずれかを用いた撮像装置としての電 子カメラについて説明する。図7は、撮像素子1および 上述したCDS回路を用いた電子カメラの構成を示すブ ロック図である。図7において、撮像素子1は、光学系 41を介して入力された被写体58の像を電気信号に変 換する。この光学系41は、赤外カットフィルタ及び光 学フィルタを有する。

【0043】CDS/AGC回路42は、撮像素子10 からの出力信号に対して、相関二重サンプリング等によ ってノイズ成分を低減するCDS作用と感度に応じた自 動増幅を行うAGC作用とを施してA/D変換器43に 出力する。上述した第1から第3の実施の形態のいずれ かのCDS回路が含まれる。

【0044】A/D変換器43は、CDS/AGC回路 42からのアナログ信号を10ビットのディジタル信号 に変換して、ディジタル信号処理部(DSP)44に出 50 力する。

. . . .

【0045】DSP44は、例えば入力された10ビットのディジタルデータに対し、画像の補間処理、黒レベル調整、ガンマ補正、ニー補正等を処理を行い、10ビットから8ビットに変換したディジタルデータに対してマトリクス、輪郭補正等の処理を施し、8ビットの輝度成分と8ビットの色差成分からなる16ビットのディジタルデータの生成等の処理を行う信号処理回路であり、ディジタル信号処理用のワンチップLSIである。また、DSP44は、撮像素子10の駆動用タイミングバルス生成処理も行っている。

【0046】圧縮/伸長部45は、静止画に対する国際規格であるJPEG規格に基づく圧縮/伸長処理を行い、具体的には、離散コサイン変換(DCT)、逆DCT、ハフマン符号化/復号化等の論理処理を行うワンチップデコーダである。また、圧縮/伸長部45は、バッファメモリ46へのデータ取り込み、データアクセスを行い、DRAMで構成されるバッファメモリ46に対するリフレッシュをも行う。

【0047】バッファメモリ46は、圧縮/伸長部45 によって圧縮する前の1フレームの画像データを一時保 20 持するメモリであり、上述したようにDRAMで構成される。

【0048】SRAM52は、圧縮/伸長部45によって圧縮された画像データに対して、JPEGファイルとしてのヘッダ情報を付加し、フラッシュメモリ56への記憶前のバッファメモリとしての機能を有する。

【0049】フラッシュメモリ56は、ヘッダ情報が付加されたJPEGファイルである画像ファイルを最終格納する不揮発性メモリである。

【0050】外部インターフェース57は、パーソナル 30 コンピュータ等の外部処理装置とこの電子カメラ本体と の間のデータ転送等を行うためのインターフェースであ ス

【 0 0 5 1 】 ディジタルエンコーダ4 7 は、ディジタル データをアナログのビデオ信号に変調するチップである。

【0052】表示器48は、LCD等で実現され、ディジタルエンコーダ47が生成したビデオ信号を表示出力する。

【0053】スピードライト部54は、単独で外部調光 40制御する機能を有する。すなわち、スピードライト部54は、後述するCPU51によって発光、チャージ等が制御され、発光量制御は、このスピードライト部単独で外部調光が行われる。

【0054】LCD53は、各種撮影モード、残コマ、イレーズ(消去)、バッテリー検出等の状態を液晶表示する。

【0055】CPU51は、例えばマイクロプロセッサで構成され上述した各部を全体制御する。

【0056】タイミング生成器50は、撮像素子10を 50 し、その判断結果が所定値以下である場合に高感度モー

駆動する各種パルスおよび上述した各部の各種タイミン グパルスを生成する。

10

【0057】撮像素子10は、上述したDSP44からの駆動用タイミングバルスによって制御される。撮像素子10の水平電荷転送のための水平転送バルスは、DSP44からタイミング生成器50を介して直接撮像素子10を駆動し、垂直電荷転送のための垂直転送バルスは、タイミング生成器50に入力され、駆動部49を介して電圧変換された信号によって撮像素子10を駆動する。

【0058】 ここで、操作部55は、各種の撮影モードを切り換える撮影モード切換スイッチと各種のコマンドを設定するコマンドダイヤルとを含む。

【0059】すなわち、この操作部55の撮影モード切換スイッチによって、カラー画素マトリクスの各画素31のカラー画像の出力を行う高解像度モードと、カラー画素群36単位のカラー画像の出力を行う高感度モードと、高解像度モードと高感度モードとを輝度等の撮影環境によって自動的に切り換えるオートモードとが切換指示される。

【0060】高解像度モードが指示された場合、CPU 51は、DSP44に高解像度モードが設定されたことを指示し、DSP44は、各カラー画素群36内の上下2つの画素の電荷を加算して転送出力させる駆動用タイミングパルスを生成して、撮像素子1を駆動させるとともに、A/D変換器43を介して入力された出力信号をカラー画像出力に対応する信号処理を施す。ここで、CDS/AGC回路42内のCDS回路は、サンプルホールド回路10によってサンプルホールドされた信号レベルL1のみを出力する。また、CPU51は、高解像度モードに対応したその他の各部に対する指示制御も行う。

【0061】高感度モードが指示された場合、CPU51は、DSP44に高感度モードが設定されたことを指示し、DSP44は、各カラー画素群6内の4つの画素を加算させる駆動用タイミングパルスを生成し、撮像素子を駆動させるとともに、A/D変換器43を介して入力された出力信号に対する信号処理を施す。ここで、CDS/AGC回路42内のCDS回路は、サンプルホールド回路14によってサンプルホールドされた加算信号レベルL2のみを出力する。また、CPU51は、高感度モードに対応したその他の各部に対する指示制御も行う。

【0062】オートモードが指示された場合、CPU51は、DSP44にオートモードが設定されたことを指示し、DSP44は、例えば高解像度モードをデフォルトモードとして撮像素子10に駆動用タイミングバルスを生成し、撮像素子10からの出力信号をもとに輝度成分をモニタし、その輝度成分が所定値以下か否かを判断し、その判断結果が所定値以下である場合に喜感度エー

ドに切り換え、所定値以下でない場合はそのまま高解像 度モードを維持する。

11

【0063】 CCで、図8は、上述した電子カメラの平面図を示している。電子カメラ本体61には、撮影モード切換スイッチ62、コマンドダイヤル63、LCD64、およびレリーズスイッチ65を有している。撮影モード切換スイッチ62、コマンドダイヤル63、およびレリーズスイッチ65は、図11における操作部55の一部であり、LCD64は、図11におけるLCD53に相当する。撮影モード切換スイッチ62は、高解像度10モードと高感度モードとオートモードとを切り換えるスイッチであり、そのモード状態はLCD64内に表示される。また、コマンドダイヤル63は、シャッタスピード、絞り値等の設定操作に用いられるダイヤルであり、その設定結果等はLCD64内に表示される。

【0064】このようにして、図7に示す電子カメラでは、CDS/AGC回路42内の効率的なCDS回路の出力結果を用いて、高解像度モード、高感度モード、あるいは撮影環境に応じた高解像度と高感度とを自動切換するオートモードを選択することによって所望のカラー 20画像を得ることができる。

[0065]

【発明の効果】以上詳細に説明したように、第1から第6の発明では、複数のサンプルホールド回路を有しているので、簡単な構成で加算されない信号電荷と加算された信号電荷との信号レベルを連続して抽出することができるとともに、これらの信号レベルの出力を任意に出力することができ、その結果、高感度の画像あるいは高解像度の画像とを出力することができるという効果を有する

【0066】また、これらの信号レベルを並列出力する ことができるので、同時平行的な処理も可能となるとい う効果を有する。

【0067】さらに、ここの信号電荷を分離して並列出力することもできるという効果を有する。

*【図面の簡単な説明】

【図1】本発明の第1の実施形態に係わるCDS回路の 構成を示す説明図である。

【図2】図1のCDS回路の動作を示すタイミングチャートである。

【図3】撮像素子1の構成を示す説明図である。

【図4】カラー画素群の各画素の配置態様と加算画素の 結果を示す説明図である。

【図5】本発明の第2の実施形態に係わるCDS回路の 0 構成を示す説明図である。

【図6】本発明の第3の実施形態に係わるCDS回路の 構成を示す説明図である。

【図7】第1から第3の実施形態に係わるCDS回路のいずれかを用いた電子カメラの構成を示す説明図である。

【図8】図7の電子カメラの平面図である。

【図9】従来のCDS回路の構成を示す説明図である。

【図10】従来のCDS回路の動作タイミングチャート である。

20 【符号の説明】

1 撮像素子

2, 7, 11, 16 バッファアンプ

3 カップリングコンデンサ

4, 8, 12, 15 スイッチ

5 直流電圧源

6 クランプ回路

8 加算画素

9, 13 ホールディングコンデンサ

10,14 サンプルホールド回路

30 17 減算器

φρ タイミングパルス


 ϕ s 1, ϕ s 2 ρ 5 γ 7 γ 1 γ 1 γ 2

LS フィールドスルーレベル


L1 信号レベル


L2 加算信号レベル

【図1】




[図4]





【図7】



【図10】

